## THIN FILM TRANSISTOR ARRAY

PUB. NO.: 62-126677 [JP 62126677 A] PUBLISHED: June 08, 1987 (19870608)

INVENTOR(s): TANAKA HIROHISA KISHI KOHEI KATO HIROAKI

APPLICANT(s): SHARP CORP [000504] (A Japanese Company or Corporation),

JP(Japan)

APPL. NO.: 60-270355 [JP 85270355] FILED: November 27, 1985 (19851127)

# ABSTRACT PURPOSE:

To improve insulation of an intersection part between a gate wiring and a source siring, to suppress yield of leakage between a gate and source and to improve the yield rate of a TFT array, by providing two insulating layers, which hold a semiconductor layer that is a constituting film of the TFT, at the overlapped part of the source wiring and the gate wiring.

# CONSTITUTION:

A gate electrode 102 and a source electrode 107 of a thin film transistor (TFT) are provided on a substrate 101. A gate wiring 103 and a source wiring 108, which commonly link the electrodes 102 and 107, are intersected at a overlapping region. Both insulating layers 104 and 106, which hold a semiconductor layer that is a constituting film of the TFT, are provided at the overlapped region. For example, a TFT array is formed on the supporting substrate such as the glass substrate 101 and arranged in correspondence with the intersection of the gate wiring 103 and the source wiring 108. An SiNx film, which is a second insulating layer 106, is deposited on an a-Si layer 105, which is the semiconductor layer of the TFT. Then, one end part of the layer 106 is extended to the upper part of the source wiring 108 along the gate wiring 103. The second insulating layer 106 is provided at the intersecting part of the gate wiring 103 and the source wiring 108.

### (9) 日本国特許庁(JP)

⑪ 特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭62 - 126677

<pre>⑤Int.Cl.¹</pre>	識別記号	庁内整理番号		④公開	昭和62年(	198	7)6月8日
H 01 L 29/78 G 02 F 1/133 G 09 F 9/35 H 01 L 27/12	3 2 7 3 0 1	8422-5F 8205-2H 6731-5C 7514-5F	審査請求				

❷発明の名称

薄膜トランジスタアレイ

②特 願 昭60-270355

②出 願 昭60(1985)11月27日

79発 明 者 仲  $\blacksquare$ 広 久 大阪市阿倍野区長池町22番22号 シャープ株式会社内 砂発 明 者 岸 平 大阪市阿倍野区長池町22番22号 シャープ株式会社内 幸 ⑫発 明 者 加 藤 博 章 大阪市阿倍野区長池町22番22号 シャープ株式会社内 ⑪出 願 人 シャープ株式会社 大阪市阿倍野区長池町22番22号

四代 理 人 弁理士 杉山 毅至 外1名

明 細 書

1. 発明の名称

400

薄膜トランジスタアレイ

- 2. 特許請求の範囲
  - 1. 基板上に並設された薄膜トランジスタのゲート間域とソース電極をそれぞれ共通に連結する ゲート配線とソース配線が交差する重量領域に TFTの構成膜である半導体圏を挟持する絶縁 層を 2 層とも介在させたことを特徴とする薄膜 トランジスタアレイ。
  - 特許請求の範囲第1項において、 上記半導体層がアモルファスシリコン薄膜で ある薄膜トランジスタアレイ。
  - 特許請求の範囲第1項において、 上記絶線層が窒化シリコン膜である薄膜トランジスタアレイ。
  - 特許請求の範囲第1項において、 上記絶縁層が配化シリコン膜である薄膜トランジスタアレイ。
- 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、製造の振留りの向上を図った構造を 有する機能トランジスタ(以下TFTと略す)ア レイに関する。

## ( 従来技術)

は、図示しない TFTの半線化層・1でデート絶縁腫す上に乗れておるa SI層 5 に、プラママ C V D 法でより帳 厚 1 0 0 Å ~ 3,000 Å に形成する。 a SI層 5 上には第 2 の絶縁腕 6 上して2,000~3,000 Å の SIN x 腺がプラスマ C V D 法でより形成される。ソース電極で及びソース電便である。ソース配線 8 にはソース電便でして形成される。ソース配線 8 にはソース電源でして形成される。ソース配線 8 にはソース電源でより表読される分枝部 8 a が一定ピッチで並設され、TFTは分枝部 8 a を中心に形成される。ソース電源でとドレイン電便9 とは、ともに膜厚 2,000~10,000 Å の Ta, Mo, Ti, A 2 等の金属により形成する。なお、ソース電源で及びドレイン電便

9とa-Si膜5の間に、P(リン)をドープした

膜厚500~2,000Åのa·Si膜10を介在させ

ると、ソーダ電極1、ドレイン電極9とa-Si層

5 のオーミックコンタクトがとれ、好ましい。 C のようにして、ゲート配線 3 とソース配線 8 との

交点毎にTFTがアレイ状に形成される。さらに、

各TFTに対応して、酸化インジウム等の透明導 (3)

ス間のリークが、ゲートのエッジ(縁部)とソースとが交差する部分(第5図における糾線部分)において特に多発することを見い出した。この原因は、ゲート絶縁順の順厚がゲート電極の順厚より大きいか又は同じ程度であるゆえに、ゲート配線のエッジの部分の順厚が薄くなって耐圧が低下し、さらに、ゲート絶縁腹の順質が平坦を部分と改差部分とで異なり、段差部分の方が絶縁性の面で劣るためと考えられる。

本発明の目的は、TFTアレイの製造の歩留りを向上し得るTFTアレイ構造を提供することにある。即ち、本発明のTFTアレイは純緑性素板上にゲート電極、ゲート絶緑膜、半導体膜、第2の絶緑膜、ソース電極、ドレイン管極を順次符層してアレイ状に形成されるTFT構造において、ソース配線とゲート配線の重畳部にも第2の絶縁膜を介在させたことを特徴とする。

## (発明の効果)

上記構成とすることにより、本発明においては、 ゲート配線とソース配線間の交差部の絶縁性を向 電膜から形名を楽電像しょがトレイン電像9~桜 して形成される

# (発明が解決しようとする問題点)

エドエアレイを用いたアクティブ・マトリクス 基板にかいては、マトリクスの各配線でとに共通 のゲート配線からシグナル信号を入力し、共通の 対とソース配線との交点は多数であり、例えば 250×250マトリクスにおいては、62,500 ケ所存在する。この多数の交点のうち1ケ所でも ゲート・ソース間にリークが生じると必然的に対 当するゲート配線とソース配線で表示に際して十 学型のライン欠陥が発生し、実用に耐えないまけ となり、アクティブ・マトリクス基板の振躍りは で数が増すにつれてゲート・ソース間の絶縁の確 実性かより一層要求されることとなる。

#### (問題点を解決するための手段)

本発明者らは、ゲート・ソース間のリーク簡所 を挿々の方法によって調べた結果、ゲート・ソー

(4)

上させ、ゲート・ソース間のリークの発生を抑制 してTFTアレイの扱電りを向上させている。従ってこのTFTアレイ無板を用いた液晶表示装置 の製作が容易となり信頼性が高くなる。

## く実施例1>

ドレイン領隊 1 0 9 に紅絵岩電隊 1 1 0 が連結されている。尚、ゲート配線 1 0 3 とソース配線 1 0 8 の交差部にさらに半導体層である a - S i 層 1 0 5 を介任させるとゲート・ソース間のリークをより減少させることができる。

第1 図 に示した構造を有するTFTアレイは例えば第3図(A)~(D)に示すように製造される。第3 図(A)~(D)に示すTFT製造工程の部分断面図は第1 図のTFTにおいてはC-C線の断面図を示す。まず、ガラス基板101上に2,000Å厚のTa(タンタル)層をスパッタリングにより全面に抜着し、ホトエッチングによって第1図に示すようなゲート電像102を形成する。このゲート電像102上に後述する如く半導体層が推ざれ、TFTの動作部が形成される。次に第3図(B)に示すように、プラズマCVD法によりゲート機機脚104となる3,000Å厚のSiN×膜を全の純練機106である2,000Å厚のSiN×膜を全

ホトエッチングによりバターン化して絵素電極 110を形成する。

(7)

以上の製造工程を介して製作されるTFTはガ ラス基板101上にマトリックス状に配列された ゲート配線103とソース配線108の各交点で 対応して配置され、TFTアレイ基板となるo ゲ ート配線103亿シグナル信号、ソース配線108 にデータ信号を入力することによりTFTがマト リクス戦動される。即ち、ゲート配線し03のシ グナル信号はゲート電極102より各ライン毎に TFTにゲート電圧として印加され、ソース配線 108のデータ信号は分技部を介して三層構造ソ - ス電板107より各ライン毎にTFTにデータ 電圧として印加される。このデータ電圧が a-Si 層105を介してシグナル信号で同期制御を受け、 三層構造ドレイン電極 109より絵景電極 110 **に印加される。ソース電阪107及びドレイン電** 極 I 0 9 の a S i 層紅TFT半導体層である a っ S1瞥105とオーミックコンタクトを参覧し、 Tに腐け密着性及び電極の機械的強度を向しる些

面にわをって連続的に披着し、ホトエッチングに より上部SiNx膜を第1図に示す第2の絶縁膜 106の形にパターン化する。即ち、第2の絶験 膜 I O 6 はゲート配線 I O 3 に沿ってソース配線 108との交差部分の直上まで延設される。さら 化第3図(C)に示すようにa-Si層105もホトエ ッチングにより第1図に示すa-Si層し05の形 にパターン化する。この a-Si層 105 も上記第 2 の 純 稼 膜 1 0 6 と 同 様 に ソース 配 線 1 0 8 と の 交差部まで延設される。次に第3図(10)に示すよう に、プラズマCVD法によりP(リン)をドープ した a-S i 層を 1,000 Å 引き続きスパッタリング によりTi (チタン)盾を1,000Å, Mo (モリ プデン)層を2000名連続して三層に堆積し、ホ トエッチングにより第1図に示すソース配線108 及びドレイン電極109の形にパターン化して aーSi層、 Ti 層及び Mo 層の三層構造ソース質 101及びドレイン選帳109とすることによ りTFTが形成される。最後にスパッタリングに より3,000名の酸化インジウム膜を維積した後、

(8)

ろっ

#### く実施例2>

第4図は、本発明の他の実施例を示すTFTTレイ根板の部分平面図である。第5図は第4図のD-D線断面図(ゲート配線203とソース配線208の交差部の部分断面図)である。実施例1周様に第2の絶縁層206をボターン化する際にこれを2分割し、TFT側に位置する絶縁層206をとソース配線208上に位置する絶縁層206をさせる。即ち、ゲート配線203とソース配線208の交差する部分に第2の絶縁層206を発存させる。本実施例では第2の絶縁層206を発存させる。本実施例では第2の絶縁層206を発存させる。本実施例では第2の絶縁層206を5iO2(酸化シリコン)腹で形成しており、ゲート・ソース間のリークを大幅に減少させている。

第4図に示した構造を有するエドエアレイは、 第6図(A)~(D)に示すように製造される。第6図(A) ~(D)に示すエドエ製造工程は、第4図のE E線 断面に対応している。まず、ガラス基成2011と に 2,000名厚のMの 層をスパッタリンプにより全 面に附着し、ホトエッチンプにより第4図に示す

ゲート配線と03~比げパターン化して、第6回 (A) 化示すようなゲート電廠 102を形成する。次 化、第6図(B)に示すように、プラスマじVD法に より、ゲート絶縁膜204である3,000 Å厚の SINx順及びTFTの半導体膜である 1,500 Å 厚 のa-Si層205を全面に運続的に被着し、ホト エッチングにより a-Si層205を第4回に示す 半導体層の形にパターン化するc このa Si層 205はTFTの部分のみに形成される。さらに、 第6回(に)に示すように、プラズマCVD供により 第2の絶縁層206である3,000Å厚のSiO2膜 を全面に被着し、ホトエッチングにより第4回に 示す如くTFT側の絶縁層 206aとソース配線 208 Lの絶縁層 206bに分割してパターン化す る。次に第 6 図(D)に示すように、プラズマCVD 法により P (リン)をドープした a-S i 層を1,000 Å、 A L 層を 2,000 Å 連続して被着しホトエッチ ングにより第4図に示すソース配線208及びド レイン電極209の形にパターン化してソース電 極207及びドレイン策極209とし、TFTァ

第2の絶縁層、107,207…ソース斑極、108, 208…ソース配線、109,209…ドレイン電極、 110,210…絵業磁極。

(11)

代理人 弁理士 福 士 愛 彦(他2名)

レイトする。配後ピタバッタリンプにより 3.000 a Aの所化インシウム機を形成し、ホトエッチング ビよりドレイン電像 2.0 9 E 片端が重費 4.1 た底 幸田切2.1 0 の形とパターン化することにより TFTプレイ基版が作製される。本年施例におい ては第2の 種詩層 2.0 6 のみを観散してソース配 線 2.0 8 上ゲート配線 2.0 3 の間に介揮している。

#### 4. 図前の簡単を説明

第1 図及び第4 図はそれぞれ本発明の1 実施例を示すTFTアレイ基板の要部平面図である。


第2 図及び第5 図はそれぞれ第1 図及び第4図のB-B 断面及びD-D 断面図である。

第3図(A)乃至(D)及び第6図(A)乃至(D)はそれぞれ 第1図及び第4図に示す実施例の製造工程図である。


第7図及び第8図はそれぞれ従来のa-Si・TFT アレイ蒸板の要部断面図及び要部平面図である。

101,201… 絶縁基板、102,202… ゲート電極、103,203… ゲート配線、104,204… ゲート 絶線膜、105,205… a-Si層、106,206…


02





幕 / 図




B-B新輝盟 華 2回









- **38** ∑